| CONTROL レジスタ |
I/Oおよびタイマーの調整を行います。
内容およびアクセスフラグ| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|
|
r
|
-
|
b
|
a
|
-
|
t2
|
t1
|
t0
|
書込専用r: IPL ROMアクセス許可
a: 入力ポートクリア
b: 入力ポートクリア
ｔ2: タイマー2有効
ｔ1: タイマー1有効
ｔ0: タイマー0有効
IPL
ROMアクセス許可
このビットがセットされているとき、IPL ROMをアドレス $FFC0 - $FFFF から読込んで実行することができる。
入力ポートクリア
a または b に1を書込んだ時、対応するCPU I/Oレジスタを0にする。
a は $00F4 および $00F5 に作用し、 b は $00F6 および $00F7 に作用する。
このフラグに1をセットしてポートクリアを行っても CPU から読込む値に影響は与えない。
a は $00F4 および $00F5 に作用し、 b は $00F6 および $00F7 に作用する。
このフラグに1をセットしてポートクリアを行っても CPU から読込む値に影響は与えない。